• Noriyuki Aibe, Moritoshi Yasunaga, "Reconfigurable Parallel Comparation Architecture and Its Application to IP Packet Filters", IEEE International Conference on Field-Programmable Technology (ICFPT) 2003, University of Tokyo, Tokyo, Japan, 15-17 December, 2003.
• 相部 範之, 安永 守利, "再構成型並列比較アーキテクチャ(RPCA)とそのIPパケット・フィルタへの適用", 電子情報通信学会 コンピュータシステム研究会 (第2種研究会) 第1回リコンフィギャラブルシステム研究会, 熊本大学, 18-19 September, 2003.
• Noriyuki Aibe, Ryousuke Mizuno, Masanori Nakamura, Moritoshi Yasunaga, and Ikuo Yoshihara, "Performance Evaluation System for Probabilistic Neural Network Hardware", The Eighth Int. Symp. on Artificial Life and Robotics (AROB 8th '03), Beppu, Oita, Japan, 24-26 January, 2003.
• 相部 範之, 安永 守利, "確率的ニューラルネットワーク計算の並列高速化アーキテクチャとその画像認識システムへの適用", 情報処理学会論文誌：ハイパフォーマンスコンピューティングシステム, Vol.43, No.SIG6(HPS5), pp.206-218, 2002.
• 相部 範之, 安永 守利, "確率的ニューラルネットワーク計算の並列高速化アーキテクチャとその画像認識システムへの適用", 情報処理学会 並列処理シンポジウム JSPP2002 論文集 (IPSJ Symposium Series Vol.2002, No.8), pp.27-34, Tsukuba, Japan, May.29-31, 2002.
  
  

  ファイル名	形式	サイズ
  xxx.ps	Postscript	xxx KByte
  xxx.pdf	PDF	xxx KByte
  ※利用上の注意 (NOTICE): *1

  
  
  
• 相部 範之, 安永 守利, 吉原 郁夫, "確率的ニューラルネットワークを用いた高速画像認識システムの開発", 電子情報通信学会技術報告, FIIS-02-96, Mar.8, 2002.
• Noriyuki Aibe, Moritoshi Yasunaga, Ikuo Yoshihara, and Jung H Kim,
  "A Probabilistic Neural Network Hardware System Using A Learning-Parameter Paralell Architecture", Proceeding of International Joint Conference on Neural Networks 2002 (IJCNN2002) on IEEE WCCI2002, CD-ROM, Honolulu, Hawaii, May.11-17, 2002.
• Noriyuki Aibe, Moritoshi Yasunaga, and Ikuo Yoshihara, "Probabilistic Neural Network Processor for Image Recognition Using Reconfigurable LSIs", 2001 International Symposium on Nonlinear Theory and its Applications (NOLTA2001), Zao, Miyagi, Japan, Oct.28-Nov.1, 2001.
• 修士論文「確率的ニューラルネットワーク向け専用集積回路の研究」 2002/03 完成
• Noriyuki Aibe, Moritoshi Yasunaga, and Ikuo Yoshihara, "Self-learning Probabili stic Neural Network Hardware Using Reconfiguable LSIs", The Sixth Int. Symp. on Artificial Life and Robotics (AROB 6th '01), Tokyo, Japan, 15-17 January, 2001.
• H. Yamada, J. Takeuchi, T. Tominaga, H. Ono, T. Kato, N. Aibe, G.Matsumoto, and M. Ichikawa, "Developing a Brain-like Computer with a Memory-Based Architecture", Proceedings of SCI2000, P312-316, Orlando, Florida, July23-26, 2000.
• J. Takeuchi, H. Yamada, T. Kato, N. Aibe, G. Matsumoto and M. Ichikawa, "SMALL BRAIN SIMULATION WITH HARDWARE", Proceeding of Annual Neuro-Science meeting (Miami Beach　FLA), 1999.
• 学位論文「FPGAによる自然空間認識のための視覚情報処理プロセッサの製作」 1999/03 完成

*1) ここに掲載した著作物の利用に関する注意： 本著作物の著作権は（社）情報処理学会に帰属します．本著作物は著作権者である情報処理学会の許可のもとに掲載するものです．ご利用に当たっては「著作権法」ならびに「情報処理学会倫理綱領」に従うことをお願いいたします． Notice for the use of this material The copyright of this material is retained by the Information Processing Society of Japan (IPSJ). This material is published on this web site with the agreement of the author (s) and the IPSJ. Please be complied with Copyright Law of Japan and the Code of Ethics of the IPSJ if any users wish to reproduce, make derivative work, distribute or make available to the public any part or whole thereof. All Rights Reserved, Copyright (C) Information Processing Society of Japan.